搜 
国开题库网11254，11660计算机组成原理(297)期末机考题库2026-06-13
单项选择题
在Cache的地址映像中,若主存中的任意一块只能映射到Cache内的特定一块,这种方法称为( ).
在控制器中,部件( )用于存放下一条指令的地址.
计算题
8位补码定点整数中,十进制数−1的机器码表示为( ).
二进制数(1111.1)₂转换为八进制数等于( ).
二进制数(1011001.011)₂转换为十进制数等于( ).
二进制数(111010.101)₂转换为八进制数等于( ).
某存储器由16个模块组成,每个模块容量为64Kx8位,则总容量为( )KB.
某CPU主频为1 GHz,执行某程序共需2x10⁹个时钟周期,已知平均CPI=4,则该程序的指令条数为( )百万条.
某SRAM存储芯片有16根地址线和8根数据线,则其容量为( )字节.
某计算机主频为1GHz,共有A、B、C三类指令,每类指令的CPI分别为1、2、3.一段测试软件的二进制代码含5百万条A类指令、1百万条B类指令和1百万条C类指令.则该段程序的平均CPI约为( ).
某磁盘有4个磁头(盘面),1000个柱面(磁道),每磁道63个扇区,扇区容量为512B,则其存储容量应为( ).
某8位机器采用补码表示定点整数,则可表示的最小负整数是( ).
某程序中,1/4的指令CPI=1,3/4的指令CPI=2.则平均CPI为( ).
若程序指令数减少20%,CPI从1.0增至1.5,则执行时间变为原来的( )倍.
若显示器的分辨率为1 024x768像素,颜色深度为3 B,刷新率为72 Hz,则显存的刷新带宽至少应达到( ).
若用64Kx1位的DRAM芯片构成256Kx8位的存储器,所需芯片数为( ).
若显示器分辨率为1920x1080像素,颜色深度为4B,刷新率为60Hz,则显存刷新带宽约为( ).
若用128Kx4位的存储芯片构成一个512Kx16位的存储器,则需要的芯片数量为( ).
已知某显示器的显示分辨率为1024x1024,某图像可支持256种颜色,则该显示系统的刷新存储器的容量至少是( ).
已知某定点整数采用8位二进制数表示,含一位符号位.若机器码x的补码为10110010,则其代表的十进制数是( ).
在8位补码系统中,计算(+64) + (+64) 的结果是( ).
判断题
ARM处理器仅支持小端模式,无法切换为大端模式.
CISC指令集中,一条指令可能完成复杂操作(如存储器到存储器传送),执行周期较长且不固定.
Cache采用全写法(Write-through)策略时,CPU写操作同时更新Cache和主存,保证二者数据一致( ).
Cache行(块)大小通常为2的整数次幂字节,有利于地址划分与映射计算( ).
CPU执行一条指令的时间称为指令周期,通常包括取指、译码、执行阶段.
CPU的核心组成部分是控制器和运算器,分别负责指令控制和算术逻辑运算.
Cache的命中率是指CPU访问Cache成功次数与总访问次数的比值.
CPU具备中断处理能力,可在执行当前指令的过程中暂停并响应外部紧急事件.
CPU中的所有寄存器均为用户可见寄存器,可直接编程访问.
DDR2 SDRAM的预取位数为2n(每次从存储阵列预取2倍位宽数据),与DDR SDRAM一致( ).
DRAM芯片为了减少引脚数量,常采用地址线复用的设计( ).
DRAM的刷新操作通常由CPU直接控制完成.
DMA方式下,CPU在预处理和后处理阶段参与控制,数据块传送过程完全由DMA控制器接管.
DMA方式适用于高速I/O设备(如磁盘)的大批量数据传输,中断方式适合相对低速设备.
DRAM的刷新周期是指两次刷新操作之间的最大时间间隔,通常为几毫秒( ).
DDR SDRAM(双倍数据速率同步动态RAM)仅在时钟上升沿传输数据,与SDRAM的数据传输方式相同( ).
DMA方式下,外设与主存之间的数据交换不经过CPU,但DMA初始化及结束处理仍需CPU介入.
DMA(直接存储器访问)方式中,数据直接在I/O设备和主存间传输,无需CPU干预.
I/O接口的主要功能之一是进行数据格式转换(如串并转换).
NOR Flash支持随机读取(类似RAM),适合存储代码;NAND Flash写入速度快、密度高,适合大容量数据存储.
NAND闪存的擦写次数有限(通常数万至数十万次),需通过"磨损均衡"技术延长使用寿命.
PCI总线的基本传输机制是突发式传送.
RAM存储器属于非易失性存储器,断电后数据仍可长期保存( ).
RAM存储器的容量通常以字节(Byte)为单位,也可表示为字数x字长( ).
RISC架构强调指令周期数基本一致,多数指令在一个时钟周期内完成,有利于深度流水线实现.
RISC指令系统强调指令流水线执行,因此要求所有指令长度尽量相同、格式规整.
RAM存储器的"随机访问"是指可按任意顺序访问任意存储单元,且访问时间相同( ).
RISC指令集强调指令格式规整、长度固定,且大多数指令在一个机器周期内完成.
RISC架构强调"加载-存储"结构,即ALU操作只能在寄存器之间进行,访存操作由专用load/store指令完成.

本页 50 道，共 297 道题目

版权信息-国开题库网-www.guokaitikuwang.com    备案号 粤备65168151