搜 
国开题库网11254，11660计算机组成原理(297)期末机考题库2026-06-13
判断题
闪存浮栅中的电荷会因隧道效应缓慢泄漏,故需频繁刷新.
闪存属于易失性存储器,断电后数据立即丢失.
通用寄存器组主要用于暂存运算过程中的操作数和中间结果,减少访存次数.
通道是一种特殊的处理器,它能独立执行通道程序,实现主存与外设间大批量数据交换.
同步总线通信中,总线时钟频率决定了最大数据传输率,且所有设备必须遵循同一时钟节奏完成读写操作.
通道是一种专用I/O控制器,可独立执行通道程序控制I/O操作.
微程序控制器中,微指令的直接微地址字段用于生成下条微指令地址,可支持顺序执行、分支、循环及微子程序调用.
虚拟地址经MMU转换后得到物理地址,转换过程由硬件实现.
虚拟存储器中,页表项中的有效位(Valid Bit)用于指示该页是否已调入主存.
小端模式下,32位整数0x00000001在内存低地址字节为0x01.
小端模式中,数据的最高有效字节存放在内存的高地址部分.
小端模式(Little-endian)指将数据的最低有效字节存放在内存的低地址处,最高有效字节存放在高地址处.
虚拟存储器中,页表项中的"有效位"无效,表示对应页面当前不在主存中.
写回(Write-Back)策略下,Cache命中时对数据的修改仅更新Cache,不立即写入主存.
虚拟存储器的实现依赖于硬件地址转换机制和操作系统的页面调度功能.
异步总线通过握手信号协调数据传输,无需统一时钟.
运算器中的通用寄存器组仅能存放操作数,不能存放运算结果.
运算器状态寄存器仅包含溢出标志(OF)和进位标志(CF)两个标志位.
硬布线控制器的微操作信号由组合逻辑电路直接产生,其执行速度通常高于微程序控制器.
页表的主要功能是记录每个逻辑页对应的物理块号及页内偏移量.
运算器执行减法时,将减数转换为补码后与被减数直接相加.
硬布线控制器的速度通常优于微程序控制器,因其控制信号由组合逻辑电路直接生成,无取机器指令和执行微程序的延迟.
硬布线控制器的逻辑网络的输入信号来源有三个:来自指令操作码译码器的输出;来自执行部件的反馈;来自时序发生器的时序信号.
指令字中地址码字段的位数决定了该指令可直接寻址的主存空间大小.
直接寻址的有效地址是地址码字段直接给出的主存单元地址( ).
在程序的执行过程中,Cache与主存的地址映像是由操作系统完成的( ).
在写回(Write-Back)策略的Cache中,仅当被替换块被修改过(即"脏位"为1)时,才需写入主存( ).
在组相联映像的Cache中,若组内行数为1,则退化为直接映像;若组数为1,则退化为全相联映像.
主存与Cache之间传送数据的单位是"块"(Block),而非字或字节,这是为了利用程序访问的局部性原理( ).
中断响应过程中,CPU在当前指令执行结束后自动保护断点(PC内容)和程序状态字,该过程由硬件隐式完成.
中断处理隐操作不是用户可编程的指令,而是CPU在中断响应周期内自动执行的一系列操作,包括保护断点、关中断、形成向量地址等.
中断向量是指中断服务程序入口地址在中断向量表中的存储位置.
中断响应过程中,CPU在关中断状态下自动完成断点保护(PC入栈)和向量地址获取,该过程不可被更高优先级中断打断.
在单级中断系统中,CPU响应中断后自动关中断,只有在中断服务程序末尾执行开中断指令才能响应新中断.
在独立请求方式的总线仲裁中,每个设备拥有独立的总线请求和总线授权信号线,仲裁速度快、优先级灵活.
指令寄存器IR的位数取决于指令字长.
主存地址空间通常比I/O地址空间大得多.
在统一编址方式下,I/O端口地址占用主存地址空间的一部分.
中断驱动I/O允许CPU在I/O设备准备期间执行其他任务,提高效率.
主存与Cache之间数据传送的最小单位是字节( ).
在微程序控制器中,控制存储器(CM)存放的是微指令,而非机器指令.
中断服务程序的最后一条指令是中断返回指令.
在支持虚拟存储器的系统中,程序编译时确定的物理地址是最终地址,可直接访问内存单元.
直接寻址是在指令字中直接给出操作数本身,而不是直接给出存储器中操作数的地址.
总线的链式查询方式的优点是优先级控制灵活,且局部电路故障一般不会引起全局失效.
指令字长与机器字长一定相等.
中断向量地址是中断服务程序入口地址所在内存单元的地址.

本页 47 道，共 297 道题目

版权信息-国开题库网-www.guokaitikuwang.com    备案号 粤备65168151